



第8章 时序逻辑电路



本章主要内容

目录

CONTENTS



8.1

时序逻辑电路的基本概念



8.2

时序逻辑电路的分析方法



8.3

时序逻辑电路的设计方法



8.4

计 数 器



8.5

寄 存 器



8.6

其他常见时序逻辑电路

8.1 时序逻辑电路的基本概念




1、时序逻辑电路与组合逻辑电路的区别

组合逻辑电路：在任一时刻的输出状态仅决定于该时刻各输入状态的组合，而与过去的输入状态无关。

时序逻辑电路：在任一时刻的输出状态依赖于该时刻的输入状态和电路状态的组合。


组合逻辑电路：完成逻辑运算或算术运算等操作，由门电路组成。



存储电路：记忆处理中间结果，由记忆元件组成。例如，触发器或具有时间延时的器件。

时序逻辑电路组成方框图

2、组成结构及特点



$$Y_i = f_{yi}(A_1, A_2, \dots, A_n; Q_1^n, Q_2^n, \dots, Q_r^n) \quad i = 1, 2, \dots, m \quad \text{输出方程}$$

$$X_i = f_{xi}(A_1, A_2, \dots, A_n; Q_1^n, Q_2^n, \dots, Q_r^n) \quad i = 1, 2, \dots, s \quad \text{驱动方程}$$

$$Q_i^{n+1} = f_{qi}(X_1, X_2, \dots, X_s; Q_1^n, Q_2^n, \dots, Q_r^n) \quad i = 1, 2, \dots, r \quad \text{特性方程}$$

3、时序逻辑电路的分类：

触发器的工作方式：同步时序电路，异步时序逻辑电路

同步时序电路：在统一的时钟脉冲作用下全部触发器同步改变状态；

异步时序电路：没有统一的时钟脉冲控制触发器的状态变化，触发器异步改变状态。


输出与输入是否有关：米利(Mealy)型和 摩尔(Moore) 型时序逻辑电路

Moore型

$$Y_i = f_{yi}(Q_1^n, Q_2^n, \dots, Q_r^n) \quad i = 1, 2, \dots, m$$

Mealy型

$$Y_i = f_{yi}(A_1, A_2, \dots, A_n; Q_1^n, Q_2^n, \dots, Q_r^n) \quad i = 1, 2, \dots, m$$



思考题：同步还是异步电路？
(异步)

- **状态表**：反映时序逻辑电路的输出、次态与电路的输入、现态取值组合对应关系的表格。表的形式可以不同，但所涉及的内容是相同的；
- **状态图**：状态表的图形化表示；
- **时序图**：在输入和时钟信号的作用下，电路的状态和输出信号的工作波形就是时序逻辑电路的时序图。时序图反映了电路的状态转换顺序及对应的输入和输出取值关系。


另外，也可以用逻辑表达式，卡诺图，逻辑图等表示。

8.2 时序逻辑电路的分析方法

分析步骤:

- (1) 根据时序逻辑电路图, 写出3组方程: 时钟方程、输出方程和驱动方程;
- (2) 将驱动方程代入触发器的特性方程中, 导出电路的状态方程;
- (3) 同步电路: 由状态方程计算状态表;
异步电路: 由状态方程画出时序图; (注意: 教材这个关键步骤未细分)
- (4) 由状态表或者时序图(波形图), 画出状态图;
- (5) 由状态图说明电路的功能。

例8.2.1 试分析下图时序电路的功能。



解：① 列3组方程

$CP_0 = CP_1 = CP \downarrow$ --- 时钟方程

同步时序电路

$Y = AQ_0^n Q_1^n$ --- 输出方程

Mealy时序电路

$\left. \begin{array}{l} T_0 = A \\ T_1 = AQ_0^n \end{array} \right\}$ --- 驱动方程 $\Rightarrow Q^{n+1} = T \oplus Q^n$

② 导出状态方程

$$FF_0 : Q_0^{n+1} = A \oplus Q_0^n$$

$$FF_1 : Q_1^{n+1} = (AQ_0^n) \oplus Q_1^n$$

③ 列出状态表


（同步电路：同时改变状态，可以同时计算各触发器次态）

通过计算可画出状态图和时序图。通常只需一种表达方式。

$$CP_0 = CP_1 = CP \downarrow$$
$$Y = AQ_0^n Q_1^n$$
$$FF_0 : Q_0^{n+1} = A \oplus Q_0^n$$
$$FF_1 : Q_1^{n+1} = (AQ_0^n) \oplus Q_1^n$$

CP	A	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
1	0	0	0	0	0	0
2	0	0	1	0	1	0
3	0	1	0	1	0	0
4	0	1	1	1	1	0
5	1	0	0	0	1	0
6	1	0	1	1	0	0
7	1	1	0	1	1	0
8	1	1	1	0	0	1

④ 画状态图：（教材：**A=0**和**A=1**时画在一起，不推荐）



$$Q_1^n \quad Q_0^n \xrightarrow{A/Y} Q_1^{n+1} \quad Q_0^{n+1}$$

CP	A	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
1	0	0	0	0	0	0
2	0	0	1	0	1	0
3	0	1	0	1	0	0
4	0	1	1	1	1	0
5	1	0	0	0	1	0
6	1	0	1	1	0	0
7	1	1	0	1	1	0
8	1	1	1	0	0	1

- ④ 画状态图：（分别画，推荐）

⑤ 说明电路的功能
- A=1: 2位二进制计数器：对CP脉冲按加1计数；Q₁Q₀是数值，Y是进位。

A=0: 保持。


A=0: Q_1Q_0

00 → 00

01 → 01

10 → 10


11 → 11



$$Q_1^n \quad Q_0^n \xrightarrow{A/Y} Q_1^{n+1} \quad Q_0^{n+1}$$

CP	A	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
1	0	0	0	0	0	0
2	0	0	1	0	1	0
3	0	1	0	1	0	0
4	0	1	1	1	1	0
5	1	0	0	0	1	0
6	1	0	1	1	0	0
7	1	1	0	1	1	0
8	1	1	1	0	0	1

时序图：（同步电路分析，时序图不是必需的，除非题中要求）



$$Y = AQ_0^nQ_1^n$$



CP	A	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
1	0	0	0	0	0	0
2	0	0	1	0	1	0
3	0	1	0	1	0	0
4	0	1	1	1	1	0
5	1	0	0	0	1	0
6	1	0	1	1	0	0
7	1	1	0	1	1	0
8	1	1	1	0	0	1

例8.2.2 试分析图8.2.5的时序逻辑电路的功能。

解：1) 写出时钟方程、输出方程和驱动方程




图 8.2.5 例 8.2.2 的时序逻辑电路

时钟方程 : $CP_0 = CP \downarrow$ $CP_1 = Q_0 \downarrow$ $CP_2 = CP \downarrow$ (异步时序电路)

输出方程 : $Y = Q_2^n$ (Moore时序电路)


$$\text{驱动方程: } \begin{cases} K_0 = 1 & J_0 = \overline{Q_2}^n \\ K_1 = 1 & J_1 = 1 \\ K_2 = 1 & J_2 = Q_0^n Q_1^n \end{cases}$$


2) 导出状态方程：将驱动方程代入触发器的特性方程中

$$\begin{cases} K_0 = 1 & J_0 = \overline{Q_2^n} \\ K_1 = 1 & J_1 = 1 \\ K_2 = 1 & J_2 = Q_0^n Q_1^n \end{cases} \quad \longrightarrow \quad \begin{aligned} & Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n \\ FF_0 : Q_0^{n+1} &= \overline{Q_2^n} \cdot \overline{Q_0^n} \quad (CP \downarrow) \\ FF_1 : Q_1^{n+1} &= \overline{Q_1^n} \quad (Q_0 \downarrow) \\ FF_2 : Q_2^{n+1} &= Q_0^n Q_1^n \overline{Q_2^n} \quad (CP \downarrow) \end{aligned}$$

输出方程 : $Y = Q_2^n$


3) 画出时序图：(异步电路最好画出波形图，否则容易出错)





■ 如果无效状态形成循环，则电路不能自启动！

4) 画出状态图：



5) 说明电路的功能

5进制计数器：对CP脉冲按加1计数
 $Q_2Q_1Q_0$ 是数值，Y是进位

有效状态必须形成循环！
无效状态不允许形成循环！

小结:

- (1) 根据时序逻辑电路图, 写出3组方程: 时钟方程、输出方程和驱动方程;
- (2) 将驱动方程代入触发器的特性方程中, 导出电路的状态方程;

- (3) 同步电路: 由状态方程计算状态表;
异步电路: 由状态方程画出时序图;

(注意: 教材这个关键步骤未细分)


- (4) 由状态表或者时序图 (波形图), 画出状态图;
- (5) 由状态图说明电路的功能。

8.3 时序逻辑电路的设计方法



时序电路设计：已知逻辑功能，确定实现这一逻辑功能的时序电路。

设计流程图如下：



例 8.3.1 用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：

输入A 101100111101110
输出Y 000000001000110

解：1) 建立原始状态图


设电路开始处于初始状态 S_0 。

第一次输入1时，由状态 S_0 转入状态 S_1 ，并输出0；

若输入两个1，由状态 S_1 转入状态 S_2 ，并输出0；


如果输入三个1，由状态 S_2 转入状态 S_3 ，并输出1；检测到111

此后若继续输入1，电路仍停留在状态 S_3 ，并输出1。




电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0。

2) 状态化简



3) 状态分配



凡是在输入相同时，输出相同、转换到的次态也相同的2个状态称为等价状态。


原始状态图中，状态 S_2 和 S_3 等价。

4) 选择触发器，求时钟、输出、状态、驱动方程


若选用2个CP下降沿触发的D触发器，分别用FF₀、FF₁表示。采用同步方案。

$CP_0 = CP_1 = CP$ ----- 输入时钟信号

a. 根据状态图，作输出Y的卡诺图，求输出方程。



$Y = A Q_1^n$




b. 根据状态图，作次态卡诺图，求状态方程。

		$Q_1^n Q_0^n$			
		00	01	11	10
A	0	0	0	×	0
	1	1	0	×	0

(a) Q_0^{n+1} 的卡诺图

		$Q_1^n Q_0^n$			
		00	01	11	10
A	0	00	00	×	00
	1	01	10	×	10

$Q_1^{n+1} Q_0^{n+1}$ 的卡诺图



(c) 二进制状态图

$$Q_0^{n+1} = A\overline{Q_1^n}\overline{Q_0^n}$$

$$Q_1^{n+1} = AQ_0^n + AQ_1^n$$

c. 比较状态方程和触发器的特性方程，求驱动方程。

$$Q_0^{n+1} = D_0$$

$$Q_1^{n+1} = D_1$$


$$\begin{cases} D_0 = A\overline{Q_1^n}\overline{Q_0^n} \\ D_1 = A(Q_0^n + Q_1^n) \end{cases}$$

		$Q_1^n Q_0^n$			
		00	01	11	10
A	0	0	0	×	0
	1	0	1	×	1

(b) Q_1^{n+1} 的卡诺图

5) 检查电路能否自启动

将无效状态 $Q_1^n Q_0^n = 11$ 代入状态方程计算，画出无效状态图。



电路能够自启动。

$$Y = AQ_1^n$$

$$Q_0^{n+1} = A\overline{Q_1^n}\overline{Q_0^n}$$

$$Q_1^{n+1} = AQ_0^n + AQ_1^n$$

6) 画逻辑图


根据时钟方程、输出方程和驱动方程，画逻辑图。

$$CP_0 = CP_1 = CP$$

$$Y = AQ_1^n$$

$$D_1 = A(Q_0^n + Q_1^n)$$


$$D_0 = A\overline{Q_1^n}\overline{Q_0^n}$$



例 8.3.2 用JK触发器设计一个同步6进制计数器。

解：1) 画原始状态图

6进制有6个数码0、1、2、3、4、5，从低位到高位进位规律是“逢6进1”。一个同步6进制计数器有一个进位控制信号Y和6个状态 S_0 、 S_1 、 S_2 、 S_3 、 S_4 、 S_5 ，分别表示6个数码0、1、2、3、4、5。由计数规则，得原始状态图。



2) 状态化简：已是最简原始状态图。 无效状态：010和101

3) 状态编码：3位二进制码， $C_8^6 = 28$ 种编码方案。


4) 选择触发器，求时钟方程、输出方程、状态方程和驱动方程

若选择3个下降沿触发的JK触发器。


按题意要求，采用同步时序电路。则

$$CP_0=CP_1=CP_2=CP$$

a. 根据状态图，作输出信号Y的卡诺图，求输出方程。



b. 根据状态图，作次态的卡诺图，求状态方程。



Q_2^{n+1} 的卡诺图


$$\because Q_2^{n+1} = J_2 \overline{Q_2^n} + \overline{K_2} Q_2^n$$

$\therefore$ 将 Q_2^{n+1} 的卡诺图分为包含 $\overline{Q_2^n}$ 的部分和包含 Q_2^n 的部分化简.

$$Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_2^n$$


如此，方便求出驱动方程。

教材
不建议




推荐

推荐



$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$ 卡诺图

b. 根据状态图，作次态的卡诺图，求状态方程。



Q_1^{n+1} 的卡诺图


$$\because Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n$$

$\therefore$ 将 Q_1^{n+1} 的卡诺图分为包含 $\overline{Q_1^n}$ 的部分和包含 Q_1^n 的部分化简.

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n$$


如此，方便求出驱动方程。

推荐



$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$ 卡诺图

b. 根据状态图，作次态的卡诺图，求状态方程。



Q_0^{n+1} 的卡诺图


$$\therefore Q_0^{n+1} = J_0 \overline{Q_0^n} + \overline{K_0} Q_0^n$$

$\therefore$ 将 Q_0^{n+1} 的卡诺图分为包含 $\overline{Q_0^n}$ 的部分和包含 Q_0^n 的部分化简.

$$Q_0^{n+1} = Q_1^n \overline{Q_0^n} + Q_1^n Q_0^n$$

如此，方便求出驱动方程。

推荐



$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$ 卡诺图

5) 检查电路能否自启动

将无效状态 $Q_2^n Q_1^n Q_0^n = 010$ 、 101 代入状态方程中计算，绘出无效状态转换图。


$$Y = \overline{Q_1^n} Q_0^n$$

$$Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_2^n$$

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n$$

$$Q_0^{n+1} = Q_1^n \overline{Q_0^n} + Q_1^n Q_0^n$$


无效状态形成循环，表明设计的电路不能自启动。



有2种解决不能自启动的办法：

- ① 重新做状态编码，求取状态方程，直到设计的电路能自启动为止，重复第3到第5步。
- ② 修改无效状态的状态图，切断无效循环，使其转换到有效状态。

切断此处，强制转换到**110**



比较**110**和**010**，仅有最高位不同，仅改变 Q_2 的状态方程：


将无效状态 $Q_2^n Q_1^n Q_0^n = 010$ 、 101 代入状态方程中计算，绘出无效状态转换图。

$$Y = \overline{Q_1^n} Q_0^n$$


$$Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_2^n$$

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n$$


$$Q_0^{n+1} = Q_1^n \overline{Q_0^n} + Q_1^n Q_0^n$$



Q_2^{n+1} 的卡诺图



切断此处，强制转换到**110**



比较**110**和**010**，仅有最高位不同，仅改变 Q_2 的状态方程：

$$Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_2^n + \overline{Q_2^n} \overline{Q_1^n} Q_0^n = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_1^n Q_2^n$$

修改后能自启动的状态方程为：

$$Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_1^n Q_2^n$$

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n$$

$$Q_0^{n+1} = Q_1^n \overline{Q_0^n} + Q_1^n Q_0^n$$

驱动方程：

$J_2 = \overline{Q_0^n}$
 $K_2 = Q_0^n Q_1^n$

$J_1 = Q_2^n$
 $K_1 = \overline{Q_2^n}$


$J_0 = Q_1^n$
 $K_0 = \overline{Q_1^n}$

$$\therefore Q_i^{n+1} = J_i \overline{Q_i^n} + \overline{K_i} Q_i^n$$

6) 画逻辑图

$$CP_0 = CP_1 = CP_2 = CP$$

$$Y = \overline{Q_1^n} Q_0^n$$




例8.3.3 设计一个异步五进制计数器。


解：(1) 画原始状态图

(2) 状态化简：已是最简原始状态图。

(3) 状态编码：3位二进制码，



原始状态图



二进制状态图

编码101、110和111是无效状态


(4) 选择触发器，求时钟方程、输出方程、状态方程和驱动方程

选用3个下降沿触发的JK触发器

◆ 画时序图

◆ 选择触发器的时钟

- ①触发器每一次变化都需要一个时钟脉冲；
- ②为了使驱动方程简单，一个工作周期内的时钟脉冲数越少越好。



时序图


◆ 根据状态图，作输出信号Y的卡诺图，求输出方程。

$$CP_0 = CP \downarrow$$


$$CP_1 = Q_0 \downarrow$$

$$CP_2 = CP \downarrow$$

$$Y = Q_2^n$$



(a) 输出Y的卡诺图



二进制状态图

◆ 根据状态图，作次态卡诺图，求状态方程、驱动方程。

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	1	0
1	0	×	×	×

(b) Q_2^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	1	0	1
1	0	×	×	×

(c) Q_1^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	×	1	0	×
1	×	×	×	×

(c) Q_1^{n+1} 的卡诺图

$$CP_0 = CP$$

$$Q_2^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n \qquad J_2 = Q_1^n Q_0^n \qquad K_2 = 1$$

$CP_1 = Q_0$


修正 Q_1^{n+1} 的卡诺图

在CP的下降沿，如果 Q_0 不产生下降沿，则CP下降沿前瞬的状态修正为无关项

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n				
0	001	010	100	011
1	000	×	×	×

复合卡诺图

$$Q_1^{n+1} = \overline{Q_1^n}$$



二进制状态图

$$J_1 = K_1 = 1$$

◆ 根据状态图，作输出次态卡诺图，求状态方程、驱动方程。

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	1	0
1	0	×	×	×

(b) Q_2^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	×	1	0	×
1	×	×	×	×

(c) Q_1^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	1	0	0	1
1	0	×	×	×

(d) Q_0^{n+1} 的卡诺图

$$CP_0 = CP$$

$$Q_2^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n \quad J_2 = Q_1^n Q_0^n \quad K_2 = 1$$

$$CP_1 = Q_0$$

修正 Q_1^{n+1} 的卡诺图

在CP的下降沿，如果 Q_0 不产生下降沿，则CP下降沿前瞬的状态修正为无关项


$$Q_1^{n+1} = \overline{Q_1^n} \quad J_1 = K_1 = 1$$

$$CP_2 = CP$$


$$Q_0^{n+1} = \overline{Q_2^n} \cdot \overline{Q_0^n} \quad J_0 = \overline{Q_2^n} \quad K_0 = 1$$

(5) 检查电路能否自启动

编码101、110和111是无效状态



(6) 画逻辑图





8.4 计数器



计数器：实现对输入脉冲信号计数的时序逻辑电路。

输入脉冲：通常是触发器的时钟CP。

计数长度N：在计数器中用n个触发器记忆计数数值。用于计数功能的有效状态数称为计数长度。


分类方式	触发器状态改变方式	计数体制	计数值增减
类别	1.同步计数器 2.异步计数器	1.二进制计数器 ($N=2^n$) 2.二-十进制计数器 ($N=10$) 1.N进制计数器 (如，5进制、60进制、24进制、…)	1.加法计数器 2.减法计数器 3.可逆计数器

下面以计数体制为主线介绍几种典型的计数器的结构、工作原理、功能和应用。

1. 异步二进制加法计数器

1) 电路组成

由 3 个下降沿触发的 JK 触发器组成，CP 作计数脉冲输入，触发器的输出端组合成 3 位二进制数 $Q_2Q_1Q_0$ ，记忆对脉冲的计数值。



2) 工作原理


时钟方程: $CP_0 = CP \downarrow$ $CP_1 = Q_0 \downarrow$ $CP_2 = Q_1 \downarrow$

输出方程: 触发器的输出端组合成3位二进制数 $Q_2Q_1Q_0$ 作为计数值直接输出。

驱动方程: $J_0 = K_0 = 1$ $J_1 = K_1 = 1$ $J_2 = K_2 = 1$

特性方程: $Q_i^{n+1} = J_i \overline{Q_i^n} + \overline{K_i} Q_i^n \quad i = 0, 1, 2$

状态方程: $Q_0^{n+1} = \overline{Q_0^n} (CP \downarrow)$ $Q_1^{n+1} = \overline{Q_1^n} (Q_0 \downarrow)$ $Q_2^{n+1} = \overline{Q_2^n} (Q_1 \downarrow)$



每个触发器都是T'触发器!

时钟方程: $CP_0 = CP \downarrow$ $CP_1 = Q_0 \downarrow$ $CP_2 = Q_1 \downarrow$

状态方程: $Q_0^{n+1} = \overline{Q_0^n} (CP \downarrow)$ $Q_1^{n+1} = \overline{Q_1^n} (Q_0 \downarrow)$ $Q_2^{n+1} = \overline{Q_2^n} (Q_1 \downarrow)$


时序图:

(设初始值为零)


Q_0 延时 t_f 改变状态!

最大的延迟时间为 $3t_f$
(纳秒级)

CP最高工作频率为
 $1/3t_f$ (几十兆赫)。



时序图：



由时序图（也可画出状态图）可知：

1. 异步3位二进制加法计数器：Q₂Q₁Q₀组成二进制数，其值正是输入脉冲CP作用后的脉冲个数，实现了对输入脉冲CP的加1计数。
2. 分频：Q₀的频率是CP频率的1/2，Q₁的频率是CP频率的1/4，Q₂的频率是CP频率的1/8。
3. 定时：在初态为0的情况下，计数器的数值M可以反映从第一个脉冲作用后逝去的时间T，


$$T = (M-1) T_{CP}$$

由本例推广到一般：

- 1. n 位异步二进制加法计数器由 n 个T’ 触发器组成。
- 2. 连接方法：

CP	最低有效位	相邻高位
↓	CP	Q_{i-1}
↑	CP	$\overline{Q_{i-1}}$


- 3. 最大的延迟时间为 nt_f （纳秒级）。
- 4. CP最高工作频率为 $1/nt_f$ （几十兆赫）。



2. 异步二进制减法计数器

(1) 电路组成

由 3 个下降沿触发的D触发器组成，CP作计数脉冲输入，触发器的输出端组合成3位二进制数 $Q_2Q_1Q_0$ ，记忆对脉冲的计数值。



(2) 工作原理

时钟方程: $CP_0 = CP \uparrow$ $CP_1 = Q_0 \uparrow$ $CP_2 = Q_1 \uparrow$


输出方程: 触发器的输出端组合成3位二进制数 $Q_2Q_1Q_0$ 作为计数数值直接输出。

驱动方程: $D_0 = \overline{Q_0^n}$ $D_1 = \overline{Q_1^n}$ $D_2 = \overline{Q_2^n}$

特性方程: $Q_i^{n+1} = D_i$ $i = 0, 1, 2$

状态方程: $Q_0^{n+1} = \overline{Q_0^n} (CP \uparrow)$ $Q_1^{n+1} = \overline{Q_1^n} (Q_0 \uparrow)$ $Q_2^{n+1} = \overline{Q_2^n} (Q_1 \uparrow)$

每个触发器都是T' 触发器!



时钟方程: $CP_0 = CP \uparrow$ $CP_1 = Q_0 \uparrow$ $CP_2 = Q_1 \uparrow$

状态方程: $Q_0^{n+1} = \overline{Q_0^n} (CP \uparrow)$ $Q_1^{n+1} = \overline{Q_1^n} (Q_0 \uparrow)$ $Q_2^{n+1} = \overline{Q_2^n} (Q_1 \uparrow)$


时序图:

设计数器的
初始值为零。


触发器异步
改变状态!

最大的延迟时间
为 $3t_f$ (纳秒级)

CP最高工作频
率为 $1/3t_f$ (几十
兆赫)。



时序图：



由时序图（也可画出状态图）可知：

- 1. 异步3位二进制减法计数器：** $Q_2Q_1Q_0$ 组成二进制数，其值正是输入脉冲CP作用后的脉冲个数，实现了对输入脉冲CP的加1计数。
- 2. 分频：** Q_0 的频率是CP频率的1/2， Q_1 的频率是CP频率的1/4， Q_2 的频率是CP频率的1/8。
- 3. 定时：** 在初态为0的情况下，计数器的数值M可以反映从第一个脉冲作用后逝去的时间T，


$$T = (8-M) T_{CP}$$

异步二进制计数器结论：

- 1. n位异步二进制减法计数器由n个T’ 触发器组成。
- 2. 连接方法：

	T’触发器	
触发方式	下降沿触发	上升沿触发
加法计数	$CP_i = Q_{i-1}$	$CP_i = \overline{Q_{i-1}}$
减法计数	$CP_i = \overline{Q_{i-1}}$	$CP_i = Q_{i-1}$

- 3. 最大的延迟时间为 nt_f （纳秒级）。
- 4. CP最高工作频率为 $1/nt_f$ （几十兆赫）。



3. 异步二进制可逆计数器

上升沿触发的D触发器接成T'触发器， $Q_2Q_1Q_0$ 是计数值输出。
CP是计数脉冲输入，A是加/减控制输入。




图8.4.5

时钟方程:

$$CP_0 = CP \uparrow \quad CP_1 = AQ_0 + \overline{A} \cdot \overline{Q_0} \uparrow \quad CP_2 = AQ_1 + \overline{A} \cdot \overline{Q_1} \uparrow$$


输出方程：触发器的输出端组合成3位二进制数 $Q_2Q_1Q_0$ 作为计数值直接输出。

驱动方程: $D_0 = \overline{Q_0^n}$ $D_1 = \overline{Q_1^n}$ $D_2 = \overline{Q_2^n}$

特性方程: $Q_i^{n+1} = D_i \quad i = 0,1,2$

状态方程: $Q_0^{n+1} = \overline{Q_0^n}$ $Q_1^{n+1} = \overline{Q_1^n}$ $Q_2^{n+1} = \overline{Q_2^n}$

每个触发器都是T' 触发器!



时钟方程：

$CP_0 = CP \uparrow \qquad CP_1 = AQ_0 + \overline{A} \cdot \overline{Q_0} \uparrow \qquad CP_2 = AQ_1 + \overline{A} \cdot \overline{Q_1} \uparrow$

当A=0时，借助波形图分析逻辑功能：（略）

$CP_0 = CP \uparrow \qquad CP_1 = \overline{Q_0} \uparrow \qquad CP_2 = \overline{Q_1} \uparrow$

异步3位二进制加法计数器。

当A=1时，，借助波形图分析逻辑功能：（略）

$CP_0 = CP \uparrow \qquad CP_1 = Q_0 \uparrow \qquad CP_2 = Q_1 \uparrow$

异步3位二进制减法计数器。

	T’触发器	
触发方式	下降沿触发	上升沿触发
加法计数	$CP_i = Q_{i-1}$	$CP_i = \overline{Q_{i-1}}$
减法计数	$CP_i = \overline{Q_{i-1}}$	$CP_i = Q_{i-1}$

4. 同步二进制加法计数器

1) 电路组成

由 3 个 JK 触发器及 2 个与门组成，CP 作计数脉冲输入， $Q_2Q_1Q_0$ 是计数值输出， C_3 为进位控制输出。




图8.4.6 3位同步二进制加法计数器

1) 工作原理分析： 时钟方程： $CP_0 = CP_1 = CP_2 = CP \downarrow$

输出方程： 计数值输出 $Q_2Q_1Q_0$ 进位输出 $C_3 = Q_2^n Q_1^n Q_0^n$

驱动方程： $J_0 = K_0 = T_0 = 1$ $J_1 = K_1 = T_1 = Q_0^n$

$$J_2 = K_2 = T_2 = Q_1^n Q_0^n$$

特性方程： $Q_i^{n+1} = J_i \overline{Q_i^n} + \overline{K_i} Q_i^n = T_i \oplus Q_i^n \quad i = 0,1,2$


每个触发器都是T触发器!

状态方程：

$$Q_0^{n+1} = T_0 \oplus Q_0^n = \overline{Q_0^n}$$

$$Q_1^{n+1} = T_1 \oplus Q_1^n = Q_0^n \oplus Q_1^n$$

$$Q_2^{n+1} = T_2 \oplus Q_2^n = (Q_1^n Q_0^n) \oplus Q_2^n$$



时钟方程: $CP_0 = CP_1 = CP_2 = CP \downarrow$ 进位输出: $C_3 = Q_2^n Q_1^n Q_0^n$

状态方程: $Q_0^{n+1} = \overline{Q_0^n}$ $Q_1^{n+1} = Q_0^n \oplus Q_1^n$ $Q_2^{n+1} = (Q_1^n Q_0^n) \oplus Q_2^n$

时序图:

设计数器的
初始值为零。

触发器延时
 t_f 改变状态!

触发器延时
 t_f 同步改变状态!

触发器输出相对于CP的最大延迟时间为 t_f (纳秒级)。

进位 C_3 相对于触发器输出延迟一个与门的传输时间 t_{pd} 。

CP最高工作频率为 $1/(t_f + t_{pd})$ (几十兆赫)。

Timing diagram for a 4-bit ripple-carry adder. The diagram shows five signals: CP (clock pulse), Q_0 , Q_1 , Q_2 , and C_3 (carry-out). CP is a periodic square wave with pulses numbered 1 to 8. Q_0 , Q_1 , and Q_2 are the sum outputs for bits 0, 1, and 2 respectively. C_3 is the carry-out signal. Vertical dashed lines mark the clock edges. Horizontal arrows indicate the propagation delay t_f from a clock edge to a signal transition. Q_0 transitions at every clock edge. Q_1 transitions at every second clock edge. Q_2 transitions at every fourth clock edge. C_3 transitions at the eighth clock edge.

2. 增加1个触发器和1个与门
可组成4位二进制计数器:




图8.4.9 4位同步二进制加法计数器


推广到一般情况：（略）

用T触发器组成k位同步二进制加法计数器，其进位控制信号和驱动方程为：

$$C_k = Q_{k-1}^n \cdots Q_0^n = \prod_{j=0}^{k-1} Q_j^n$$

$$T_0 = 1$$

$$T_i = Q_{i-1}^n \cdots Q_0^n = \prod_{j=0}^{i-1} Q_j^n \quad i = 1, 2, \cdots, k-1$$



*3位同步二进制计数器的Verilog HDL模型 (略)

```
// Verilog behavioral model of an N-bit binary counter
//
module NbitBinaryCounter (COUNT, CLEAR, Q);
    input COUNT, CLEAR;
    output reg [N-1:0] Q;
    parameter N=3;
    always @ (posedge COUNT, negedge CLEAR)
        if (CLEAR==0) Q <= 0;
        else begin
            if (Q == 2**N - 1)
                Q <= 0;
            else
                Q <= Q + 1'b1;
        end
endmodule
```

//define input variables
// Q is defined as an N-bit output register
//Define default value of N=3
//Detect input variable changes
// Q loaded with all 0's on negative edge of CLEAR
// Begin counting
//Check for maximum count
//Once Q = all 1's it returns to all 0's
//Q is incremented on positive edge of CLOCK

- CLEAR 为清零信号，低电平有效，而COUNT为计数脉冲，来一个计数脉冲，计数加1
- 3位二进制计数器

5. 集成同步二进制加法计数器

常见集成计数器：

单时钟4位同步二进制加法计数器74LS161

单时钟4位同步二进制可逆计数器74LS191

双时钟4位同步二进制可逆计数器74LS193

下面以74LS161为例介绍集成计数器的功能和应用。

1) 74LS161的功能

①**清零功能**：R=0，触发器全部清零，与CP无关，作用的优先级别最高。在其他功能时，R=1。

②**置数功能**：


$$J_i = \overline{\overline{D_i} \cdot \overline{LD} \cdot \overline{LD}} \cdot (T_i + \overline{LD}) = D_i \cdot \overline{LD} + T_i \cdot LD$$

$$K_i = \overline{\overline{D_i} \cdot \overline{LD} \cdot (T_i + \overline{LD})} = \overline{D_i} \cdot \overline{LD} + T_i \cdot LD$$

$$Q_i^{n+1} = (D_i \cdot \overline{LD} + T_i \cdot LD) \cdot \overline{Q_i^n} + \overline{\overline{D_i} \cdot \overline{LD} + T_i \cdot LD} \cdot Q_i^n$$

当LD=0时，CP的上升沿使

$$Q_i^{n+1} = D_i \quad i = 0, 1, 2, 3$$



8.4.1 二进制计数器

$$Q_i^{n+1} = (D_i \cdot \overline{LD} + T_i \cdot LD) \cdot \overline{Q_i^n} + \overline{D_i} \cdot \overline{LD} + T_i \cdot LD \cdot Q_i^n$$

当LD=1时，CP的上升沿使

$$Q_i^{n+1} = T_i \oplus Q_i^n \quad i = 0, 1, 2, 3$$



$$T_0 = (S_1 S_2)$$

$$T_i = (S_1 S_2) Q_{i-1}^n \cdots Q_0^n \quad i = 1, 2, 3$$

$$C = S_2 Q_3^n Q_2^n Q_1^n Q_0^n$$

如果 $S_1 S_2 = 0$, 触发器状态不变，即保持功能。

如果 $S_1 S_2 = 1$, 电路组成同步4位二进制加法计数器，对CP脉冲做加法计数：



①异步清零: R $R=0$ 时: $Q_3Q_2Q_1Q_0 = 0000$

②同步置数(预置数): LD


$R = 1, LD = 0$: CP 上升沿时

$$Q_3 Q_2 Q_1 Q_0 = D_3 D_2 D_1 D_0$$

③保持: $R = LD = 1, S_1 S_2 = 0$,

计数器不管 CP 到来与否都保持原状态不变


④四位二进制同步加法计数器 ($N=16$): $R = LD = 1, S_1 S_2 = 1$,




(同步4位二进制加法计数器)

0000 $\rightarrow$ 0001 $\rightarrow$ 0010 $\rightarrow$ 0011 $\rightarrow$ 0100 $\rightarrow$ 0101 $\rightarrow$ 0110 $\rightarrow$ 0111
 $\uparrow$ $\underbrace{\hspace{2cm}}_{Q_3 Q_2 Q_1 Q_0}$ $\downarrow$
 1111 $\leftarrow$ 1110 $\leftarrow$ 1101 $\leftarrow$ 1100 $\leftarrow$ 1011 $\leftarrow$ 1010 $\leftarrow$ 1001 $\leftarrow$ 1000

在 CP 上升沿的同步作用下, 进行计数长度为16的加法计数。




(本教材)



(74161:两种符号比较)


2) 74LS161的位数扩展



有2种位数扩展方式：
并行扩展和串行扩展。

• 并行扩展

设计数器初值为0，则
74161的进位输出为0。




(a) 8位同步二进制计数器

CP的↑使74161（I）计数，第15个↑使74161（I）的进位为1；第16个↑使74161（II）加1计数，同时， 74161（I）的进位回0；

每16个脉冲使74161（II）加1计数。**实现同步8位二进制加法计数。**


2) 74LS161的位数扩展



有2种位数扩展方式：
并行扩展和串行扩展。

• 串行扩展

设计数器初值为0，则
74161的进位输出为0。



(b) 8位异步二进制计数器

CP的↑使74161（I）计数，第15个↑使74161（I）的进位为1；第16个↑使74161（I）的进位回0；反相器产生↑，使74161（II）加1计数；

每16个使使74161（II）加1计数。实现异步8位二进制加法计数。


1. 同步二-十进制计数器

十进制计数是人们习惯的计数方式。

用数字电路实现多位十进制计数器，必须首先实现一个十进制位的计数，然后通过十进制位扩展可实现多位十进制计数。

实现一个十进制位计数的时序电路称为二-十进制计数器，简称十进制计数器。

输入计数脉冲 CP ， $Q_3Q_2Q_1Q_0$ 是计数值， C 是进位。



1) 工作原理分析

驱动方程: $J_0 = K_0 = 1$

$$J_1 = Q_0^n \overline{Q_3^n} \quad K_1 = Q_0^n$$

$$J_2 = K_2 = Q_0^n Q_1^n$$

$$J_3 = Q_0^n Q_1^n Q_2^n \quad K_3 = Q_0^n$$


状态方程: $Q_0^{n+1} = \overline{Q_0^n}$

$$Q_1^{n+1} = Q_0^n \overline{Q_3^n} \cdot \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$$

$$Q_2^{n+1} = (Q_0^n Q_1^n) \oplus Q_2^n$$

$$Q_3^{n+1} = Q_0^n Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_0^n} Q_3^n$$

输出方程: $C = Q_3^n Q_0^n$




同步电路，可以
计算状态表

状态方程： $Q_0^{n+1} = \overline{Q_0^n}$
 $Q_2^{n+1} = (Q_0^n Q_1^n) \oplus Q_2^n$

$Q_1^{n+1} = Q_0^n \overline{Q_3^n} \cdot \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$
 $Q_3^{n+1} = Q_0^n Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_0^n} Q_3^n$

输出方程： $C = Q_3^n Q_0^n$

- 状态图：
- (1) 有效状态：0000--1001
 - (2) 无效状态：1010--1111
- 可以自启动



分析功能：同步二-十进制加法计数器

8.4.2 二-十进制计数器

2. 集成同步二-十进制计数器：分析（略），与74161类似。

1) 74160 的功能

①清零功能：R=0，触发器全部清零，与CP无关，作用的优先级别最高。在其他功能时，R=1。

②置数功能：


$$J_i = \overline{\overline{D_i} \cdot \overline{LD} \cdot \overline{LD}} \cdot (T_i + \overline{LD}) = D_i \cdot \overline{LD} + T_i \cdot LD$$

$$K_i = \overline{\overline{D_i} \cdot \overline{LD} \cdot (T_i + \overline{LD})} = \overline{D_i} \cdot \overline{LD} + T_i \cdot LD$$

$$Q_i^{n+1} = (D_i \cdot \overline{LD} + T_i \cdot LD) \cdot \overline{Q_i^n} + \overline{\overline{D_i} \cdot \overline{LD} + T_i \cdot LD} \cdot Q_i^n$$

当LD=0时，CP的上升沿使

$$Q_i^{n+1} = D_i \quad i = 0, 1, 2, 3$$



$$Q_i^{n+1} = (D_i \cdot \overline{LD} + T_i \cdot LD) \cdot \overline{Q_i^n} + \overline{D_i \cdot \overline{LD} + T_i \cdot LD} \cdot Q_i^n$$

当LD=1时，CP的上升沿使

$$Q_i^{n+1} = T_i \oplus Q_i^n \quad i = 0, 1, 2, 3$$


$$T_0 = (S_1 S_2) \quad T_1 = (S_1 S_2) \overline{Q_3^n} Q_0^n$$

$$T_2 = (S_1 S_2) Q_0^n Q_1^n$$

$$T_3 = (S_1 S_2) (Q_0^n Q_1^n Q_2^n + Q_0^n Q_3^n)$$

$$C = S_2 Q_3^n Q_0^n$$

如果 $S_1 S_2 = 0$ ，触发器状态不变，即保持功能。



8.4.2 二-十进制计数器

当LD=1时, CP的上升沿使 $Q_i^{n+1} = T_i \oplus Q_i^n$ $i = 0,1,2,3$

$$T_0 = (S_1 S_2) \quad T_1 = (S_1 S_2) \overline{Q_3^n} Q_0^n$$

$$T_2 = (S_1 S_2) Q_0^n Q_1^n$$

$$T_3 = (S_1 S_2) (Q_0^n Q_1^n Q_2^n + Q_0^n Q_3^n)$$


$$C = S_2 Q_3^n Q_0^n$$

如果 $S_1 S_2 = 1$,


$$Q_0^{n+1} = \overline{Q_0^n} \quad Q_2^{n+1} = (Q_0^n Q_1^n) \oplus Q_2^n$$

$$Q_1^{n+1} = Q_0^n \overline{Q_3^n} \cdot \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$$

$$Q_3^{n+1} = Q_0^n Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_0^n} Q_3^n$$



同步二-十进制
加法计数器



74LS160功能总结:

①异步清零:**R** $R=0: Q_3Q_2Q_1Q_0 = 0000$

②同步置数(预置数):**LD**

$R=1, LD=0: CP$ 上升沿时


$$Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0$$

③保持: $R=LD=1, S_1S_2=0,$


计数器不管CP 到来与否都保持原状态不变

④同步十进制加法计数器 (N=10)

$R=LD=1, S_1S_2=1,$



(同步4位二进制加法计数器)



计数长度为 10 的加法计数器



2) 74LS160的位数扩展

74160的位数扩展与74161相同： 并行扩展和串行扩展。

• 并行扩展

设计数器初值为0，则
74161的进位输出为0。

CP的↑使个位74160计数，第9个↑使个位74160的进位为1；第10个↑使十位74160加1计数，同时，个位74160的进位回0；




$$C = Q_3^n Q_0^n$$

每10个使十位74160加1计数。实现同步2位十进制加法计数。

1.用集成计数器设计N进制计数器的原理

设集成计数器具有M个有效状态，可组成N进制计数器。
条件是： $M \geq N$



反馈：强制计数器从状态 S_{k+N-1} 回归到状态 S_k 。

有效状态数为： $(k+N-1) - k + 1 = N$ ，形成N进制计数器。


反馈状态： S_{k+N-1} ，回归状态： S_k 。

反馈方式：利用集成计数器的异步复位端R、同步置数端LD。


下面以74LS161为例说明设计方法。

2. 用置数端LD设计N进制计数器

74LS161是4位二进制加法计数器，**M=16**。



用置数端LD的设计思路：用回归状态的编码值作数据输入 ($D_3D_2D_1D_0 = S_k$)，用反馈状态 (S_{k+N-1}) 控制置数端LD；当计数器在反馈状态时LD=0 (低电平有效)，计数脉冲的有效沿将回归状态 (S_k) 置入计数器。



$k=0$ 和 $k=M-N$ 是两种常用的情况。

解法一：选择 $k=0$ 回归状态： $S_k = S_0 = D_3D_2D_1D_0=0000$
 反馈状态： $S_{k+N-1} = S_{12-1} = 1011$ ；

对应于反馈状态为1的状态位之积的反！

三线图：

1

CP

74161


S_1 S_2 CP D_0 D_1 D_2 D_3 Q_0 Q_1 Q_2 Q_3 C LD R

&

1

例8.4.1 试用74LS161设计一个12进制计数器，使用置数端。


解法二：选择 $k=M-N$ 回归状态： $S_{M-N} = S_4 = D_3D_2D_1D_0=0100$
 $=4$ 反馈状态： $S_{M-1} = S_{16-1} = 1111$, $C=1$



$$LD = \overline{C} \quad (\text{更简单些})$$

$$\text{或者 } LD = \overline{Q_3Q_2Q_1Q_0}$$


画出连线图：



例8.4.1 试用74LS161设计一个12进制计数器，使用置数端。


更一般的，比如构成1~12计数：也是12进制；

完整状态图：




比如构成2~13计数：也是12进制；

完整状态图：



例8.4.1 试用74LS161设计一个12进制计数器，使用置数端。

当回归状态是**1111**时，容易出现不能自启动问题，比如构成下面这个状态图：



$$LD = \overline{Q_3 Q_1}$$


$$D_3 D_2 D_1 D_0 = 1111$$

思考题：1011, 1100, 1101, 1110的次态？


3. 用复位端R设计N进制计数器

74LS161的复位端R是异步复位，当R为低电平时立即使计数器复位到初始状态 S_0 （ $k=0$ 的回归状态），因此，反馈状态 S_{N-1} 和回归状态 S_0 同时出现在一个时钟周期内，使有效状态少一个。以状态 S_N 作为反馈状态则可解决这一问题。

回归状态 S_0 ：0000，反馈状态 S_N 。



解：回归状态 $S_0=0000$ ，反馈状态 $S_5=0101$ 。 $R = \overline{Q_2^n Q_0^n}$





R的反馈表达式求取步骤：

- ①将N转换为自然二进制数；
- ②取二进制数为1的状态位之积的反。

例8.4.2 试用74LS161设计一个5进制计数器,使用复位端。

解：回归状态 $S_0=0000$ ，反馈状态 $S_5=0101$ 。 $R = \overline{Q_2^n} Q_0^n$




$S_0=0000$ 与 $S_5=0101$ 出现在CP的同一个周期。

S_5 是过渡状态，存在时间很短，可能导致多片触发器的复位时间不同，导致不可靠的复位或者计数错误！需要加宽复位脉冲（比如，采用基本RS锁存器）。


图8.1.21 5进制计数器的时序图

补充例1

例：试用74160组成百进制计数器。



串行进位方式（异步计数器）



并行进位方式（同步计数器）

补充例2

试用两片74160实现54进制计数器。

思考题：改成74161？

解：M=54，74160是具有异步清零、同步置数的十进制计数器。

①整体置数法（通常采用这种方法）

计数：0~53


3

5

$Q_3Q_2Q_1Q_0$

0011


0101




补充例2 试用两片74160实现54进制计数器。

解：M=54，74160是具有异步清零、同步置数的十进制计数器。

②分解法（用数码管显示时不直观）




$M=54=6\times 9$ ，用两片74160分别构成六进制和九进制，然后级联即可。



补充例3

计数器应用举例——电子表电路





8.5 寄存器



寄存器：存储二进制代码的时序电路，是数字系统中广泛使用的一种逻辑部件。

寄存器的主要电路元件是**触发器**，一个触发器只能存储1位二进制代码，**存储n位二进制代码需要n个触发器**。

n 位二进制代码存入寄存器的方式有**并行输入**和**串行输入**。

并行输入：n位二进制代码通过n条信号线同时存入寄存器。

串行输入：通过一条信号线分时将n位二进制代码存入寄存器，**也称为移位寄存器**。

与输入方式对应，**输出**也有并行方式和串行方式。

分类

- (1) 并入一并出方式。
- (2) 并入一串出方式。
- (3) 串入一并出方式。
- (4) 串入一串出方式。

4位并行输入寄存器74LS175的电路原理图：图8.5.1

R=0(低电平)时，4个D触发器全部被清零。

在时钟CP的上升沿，将输入4位二进制代码D₃D₂D₁D₀（称为数据输入端）分别存入4个D触发器中，

$$Q_i^{n+1} = D_i \qquad i = 0,1,2,3$$

Q端并行输出数据（原码）。

$\overline{Q}$ 端并行输出数据（反码）。





图8.5.1 4位并行输入寄存器74LS175

1.移位寄存器的工作原理（右移）

低位触发器的Q端与相邻高位触发器的D端相连，最低位触发器的D端作右移输入 D_{SR} ，最高位触发器的Q端作输出 D_{OR} 。

状态方程: $Q_0^{n+1} = D_{SR}; \quad Q_1^{n+1} = Q_0^n, \quad Q_2^{n+1} = Q_1^n, \quad Q_3^{n+1} = Q_2^n$

输出方程: $D_{OR} = Q_3^n$



（教材图有误） 图 8.5.3 右移移位寄存器原理

状态方程: $Q_0^{n+1} = D_{SR}; \quad Q_1^{n+1} = Q_0^n, \quad Q_2^{n+1} = Q_1^n, \quad Q_3^{n+1} = Q_2^n$

输出方程: $D_{OR} = Q_3^n$

时序图:

设寄存器初态为0，
串行输入**1011**。




图 8.5.4 右移移位寄存器的时序图





图 8.5.3 右移移位寄存器原理

补充：左移移位寄存器的工作原理（略讲）


如果将低位D触发器的Q端与相邻高位的D端相连，最低位触发器的D端作左移输入 D_{SL} ，最高位触发器的Q端作输出 D_{OL} ，可组成左移寄存器。

$$\text{状态方程: } Q_0^{n+1} = D_{SL} \quad Q_i^{n+1} = Q_{i-1}^n \quad i = 1, 2, 3$$


$$\text{输出方程: } D_{OL} = Q_3^n$$



集成4位双向移位寄存器74194。
功能：异步清零功能和4种工作模式。



- 1) 清零功能
 $R=0$, 4个带异步清零的同步RS触发器被异步清零。



2) 4 种工作模式


每个同步**RS**触发器和它的输入与或非门组成一个工作单元，4 个单元的工作模式相同。

$$\text{驱动方程} : S_2 = R_2 = Q_3^n M_1 + D_2 M_1 M_0 + Q_1^n \overline{M_0}$$

$$\text{状态方程} : Q_2^{n+1} = S_2 + \overline{R_2} Q_2^n = \overline{R_2} = Q_3^n \overline{M_1} + D_2 M_1 M_0 + Q_1^n \overline{M_0}$$

时钟方程:

$$CP_2 = CP + \overline{M_1} \cdot \overline{M_0}$$



2) 4 种工作模式

每个同步RS触发器和它的输入与或非门组成一个工作单元，4 个单元的工作模式相同。

$$\text{驱动方程} : S_2 = \overline{R_2} = Q_3^n \overline{M_1} + D_2 M_1 M_0 + Q_1^n \overline{M_0}$$

$$\text{状态方程} : Q_2^{n+1} = S_2 + \overline{R_2} Q_2^n = \overline{R_2} = Q_3^n \overline{M_1} + D_2 M_1 M_0 + Q_1^n \overline{M_0}$$

$$\text{时钟方程} : CP_2 = \overline{CP + \overline{M_1} \cdot \overline{M_0}}$$

模式 0 : $M_1=M_0=0$, $CP_2=0$, 寄存器保持不变。

模式 1 : $M_1=0$, $M_0=1$, $CP_2=CP$ 。由状态方程得

$$Q_2^{n+1} = Q_3^n \overline{M_1} + D_2 M_1 M_0 + Q_1^n \overline{M_0} = Q_3^n \quad \text{右移}$$

模式2: $M_1=1$, $M_0=0$, $CP_2=CP$ 。由状态方程得

$$Q_2^{n+1} = Q_3^n \overline{M_1} + D_2 M_1 M_0 + Q_1^n \overline{M_0} = Q_1^n \quad \text{左移}$$

模式3: $M_1=1$, $M_0=1$, $CP_2=CP$ 。由状态方程得

$$Q_2^{n+1} = Q_3^n \overline{M_1} + D_2 M_1 M_0 + Q_1^n \overline{M_0} = D_2 \quad \text{并行输入}$$

74194的功能表

清零 输入	时钟	工作 模式		串行 输入		并行 输入				并行 输出				说明
R	CP	M ₁	M ₀	D _{SR}	D _{SL}	D ₃	D ₂	D ₁	D ₀	Q ₃	Q ₂	Q ₁	Q ₀	
0	×	×	×	×	×	×	×	×	×	0	0	0	0	清零
1	×	0	0	×	×	×	×	×	×	Q ₃	Q ₂	Q ₁	Q ₀	保持
1	↑	0	1	D _{SR}	×	×	×	×	×	D _{SR}	Q ₃	Q ₂	Q ₁	右移
1	↑	1	0	×	D _{SL}	×	×	×	×	Q ₂	Q ₁	Q ₀	D _{SL}	左移
1	↑	1	1	×	×	D ₃	D ₂	D ₁	D ₀	D ₃	D ₂	D ₁	D ₀	并行 输入

右移：Q₀作输出。左移：Q₃作输出。

扭环形计数器的Verilog HDL模型（略）

```
//Verilog model of a 2N-state twisted-ring counter
//
module TwoNStateTwistedRing (Clock, Clear, Q);
input Clock, Clear;
output reg [N-1:0] Q;
parameter N = 5;
always @(posedge Clock, negedge Clear) begin
    if (Clear==0) Q <= 0;
    else begin
        Q[0] <= ~ Q[N-1];
        Q[N-1:1] <= Q[N-2:0];
    end
end
endmodule
```

■ Clock 为计数脉冲。

■ 采用5位右移寄存器。

■ Clear=0, 清零。

■ Q_{n-1} 位取反反馈到 Q_0 。

■ 低位的值依次移到高一位。

图 8.5.12 模 10 扭环形计数器的 Verilog HDL 模型



8.6 其他常见时序逻辑电路




按时间顺序依次出现的一组脉冲信号称为顺序脉冲。产生顺序脉冲的电路，称为顺序脉冲发生器，或节拍脉冲发生器。

常见的顺序脉冲发生器：

方案一：采用环形计数器

$Q_0Q_1Q_2Q_3$



例8.5.1所示环形计数器是一个典型的顺序脉冲发生器。

方案二：计数器+译码器组合实现（见下页）

方案二：计数器+译码器组合实现




图 8.6.1 顺序脉冲发生器

2个JK触发器组成异步二进制加法计数器，4个与非门组成输出低电平有效的译码器。




图 8.6.1 顺序脉冲发生器

功能分析：


$$CP_0 = CP \downarrow \qquad CP_1 = Q_0 \downarrow$$

$$Q_0^{n+1} = \overline{Q_0^n} \qquad Q_1^{n+1} = \overline{Q_1^n}$$

$$Y_0 = \overline{Q_1^n} \overline{Q_0^n} \qquad Y_1 = \overline{Q_1^n} Q_0^n$$

$$Y_2 = Q_1^n \overline{Q_0^n} \qquad Y_3 = Q_1^n Q_0^n$$

异步计数器的各个触发器不能同时翻转，使译码电路的输出信号出现竞争冒险。



因为竞争冒险出现窄脉冲，消除窄脉冲的主要方法：

- (1) 采用两相邻状态仅有一个状态位变化的计数器，消除译码器输入信号的竞争；或者设计直接产生顺序脉冲的计数器，不用译码器。
- (2) 选择具有控制端的译码器，当计数状态稳定后才允许译码输出。
- (3) 顺序脉冲发生器输出端并联小电容。此法简单，但电容使信号的边沿陡度变差。




图8.6.3 8输出顺序脉冲发生器

序列信号是指在时钟脉冲作用下循环产生的一串周期性二进制信号。

能产生这种串行数字序列的逻辑电路就称为序列信号发生器：

- (1) 使用环形计数器；
- (2) 使用计数器和数据选择器；
- (3) 用移位寄存器和组合逻辑电路(分立门电路、译码器、选择器)。

例8.6.1 设计一个产生1100 0100 1110序列码的发生器。

方案： 计数器+数据选择器

设计过程：

- ①根据序列码的长度 S 设计模 S 计数器，状态可自定；
- ②采用数据选择器设计组合电路；
- ③画出完整电路。

例8.6.1 设计一个产生1100 0100 1110序列码的发生器。

解： ①计数器设计

•序列长度S=12，设计模12计数器；采用74161，比如设计计数循环为0100~1111的12进制计数器，采用同步预置法（LD端）；参见例8.4.1

$Q_3Q_2Q_1Q_0$

74161:

0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111

✗

1111 ← 1110 ← 1101 ← 1100 ← 1011 ← 1010 ← 1001 ← 1000


↓ 0100~1111计数

$LD = \overline{C}$

$D_3D_2D_1D_0 = 0100$

思考：可否采用其他计数循环？

答案：也可以



例8.6.1 设计一个产生1100 0100 1110序列码的发生器。


②采用数据选择器设计组合电路；（不用教材的方法）

•列出真值表： 74161计数循环： 0100~1111计数

•采用8输入数据选择器实现逻辑函数：

7151: $Y = m_0D_0 + m_1D_1 + m_2D_2 + m_3D_3 + m_4D_4 + m_5D_5 + m_6D_6 + m_7D_7$

•设74151: $A_2=Q_D, A_1=Q_C, A_0=Q_B,$



Q_D	Q_C	Q_B	Q_A	Z
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

变换Z的表达式:


（熟练以后第1行蓝色表达式可不写）

$$Z = \overline{Q_D} \overline{Q_C} \overline{Q_B} \overline{Q_A} + \overline{Q_D} \overline{Q_C} \overline{Q_B} Q_A + \overline{Q_D} \overline{Q_C} Q_B \overline{Q_A} + \overline{Q_D} \overline{Q_C} Q_B Q_A + \overline{Q_D} Q_C \overline{Q_B} \overline{Q_A} + \overline{Q_D} Q_C \overline{Q_B} Q_A + \overline{Q_D} Q_C Q_B \overline{Q_A}$$
$$= m_2 \overline{Q_A} + m_2 Q_A + m_4 Q_A + m_6 \overline{Q_A} + m_6 Q_A + m_7 \overline{Q_A} = m_2 \times 1 + m_4 Q_A + m_6 \times 1 + m_7 \overline{Q_A}$$

例8.6.1 设计一个产生1100 0100 1110序列码的发生器。

②采用数据选择器设计组合电路；（不用教材的方法）

•设74151： $A_2=Q_D$ ， $A_1=Q_C$ ， $A_0=Q_B$ ，



$$7151: Y = m_0D_0 + m_1D_1 + m_2D_2 + m_3D_3 + m_4D_4 + m_5D_5 + m_6D_6 + m_7D_7$$

$$Z=m_2\times 1+m_4Q_A+m_6\times 1+m_7\overline{Q_A}$$

令 $Y=Z$ ，比较可得：

$$D_0=D_1=D_3=D_5=0 \qquad D_2=D_6=1$$

$$D_4=Q_A \qquad D_7=\overline{Q_A}$$

③画电路图：






图 8.6.6 例 8.6.1 的序列码发生器电路图



8.5 8.12 8.14 8.16 8.19 8.20 8.26 8.27 8.28
8.29(图改) 8.30 8.32(图改) 8.33 8.35 8.39 8.40

8.29



8.32

